
| 資料名 | 内容 | 更新 年月日 |
フォルダ サイズ |
||
| Power Supply Technical Application Note for Xilinx FPGAs |
FPGAの電源周りにおけるトラブルの原因と設計方法及び推奨電源について具体的に解説しています。 | 2008/11/19 | 1,832KB | ||
| 製品画像 | 型名 | 入力電圧 Vdc |
出力電圧 Vdc |
出力電流 A |
リップル ノイズ mVp-p |
効率 % |
Package | Data Sheet |
| BSV-1.8S5R0L BSV-1.8S5R0DL BSV-1.8S5R0SL |
+3.0〜+5.5 | 1.8 (1.0〜3.3) |
0〜5 | 30 | 85%(3A) 82%(5A) |
SIP DIP SMD |
||
| BSV-3.3S6R0S BSV-3.3S6R0D BSV-3.3S6R0 |
+3.0〜+5.5 | 3.3 (+0.8〜+3.6) |
0〜6 | 40 | 93 | SMD DIP SIP |
||
| BSV-1.8S7R0M | +3.3〜+5.5 | 1.8 (1.0〜3.3) |
0〜7 | 30/70 (30/100) |
92 (91) |
SMD | ||
| BSV-3.3S12R0H | +3.3〜+5.5 | 3.3 (0.8〜3.3) |
0〜12 | 30 | 93 | SMD | ||
| BSI-3.3S2R0M BSI-3.3S2R0FM BSI-3.3S2R0SM |
+4.75〜+13.6 | 3.3 (1.8〜3.3) |
0〜2 | 30 | 92 | SIP DIP SMD |
||
| BSI-5.0S2R0MA BSI-5.0S2R0FMA BSI-5.0S2R0SMA |
+6.0〜+16.5 | 5.0 (3.3〜5.0) |
0〜2 | 30 | 93 | SIP DIP SMD |
||
| BSA03-1.8S6R0 BSA03-1.8S6R0-D |
+3.0〜+5.5 | 1.8 (1.0〜3.3) |
0〜6 | 30 | 86 | SIP DIP |
■POL(Point Of Load)製品ラインナップ
下記は、FPGAに適した代表的な製品です。その他の製品情報は、製品案内をご覧下さい。。